Export Mendeley
＜Books＞
Verilog HDL & VHDLテスト ベンチ キジュツ ノ ショホ : ロンリ カイロ ノ ケンショウ デ モチイル HDLブンポウ ト ノウハウ
Verilog HDL & VHDLテストベンチ記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ / 安岡貴志著
(デザインウェーブムック)
| Material Type | Books |
|---|---|
| Publisher | 東京 : CQ出版 |
| Classification | NDC8:549.05 NDC9:549.05 NDC9:549.7 |
| Year | 2010.10 |
| Size | 239p : 挿図 ; 24cm |
Hide book details.
Hide details.
| Other titles | colophon title:Verilog HDL & VHDLテストベンチ記述の初歩 variant access title:テストベンチ : Verilog HDL & VHDL : 記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ |
|---|---|
| Authors | 安岡, 貴志 <ヤスオカ, タカシ> |
| Subjects | BSH:電子工学 -- 雑誌
All Subject Search
BSH:集積回路 |
| ID | 1000085504 |
| NCID | BB06984388 |