パルス回路設計例集成 目次

1 無安定マルチバイブレータ回路設計例

- 1. 1 大きなデューティ比がとれるよう設計した無安定マルチバイブレータ回路
- 1. 2 広帯域電圧制御形の無安定マルチバイブレータ回路
- 1. 3 安定度を改善した広帯域電圧制御形の無安定マルチバイブレータ回路
- 1. 4 長い周期の発振ができるよう設計した無安定マルチバイブレータ回路
- 1. 5 起動特性の良い広範囲周波数可変の無安定マルチバイブレータ回路
- 1. 6 オフ時間とオン時間の比を大きくとれるよう設計した無安定マルチバイブレータ回路
- 1. 7 充電電流により周波数が可変になるよう設計した無安定マルチバイブレータ回路
- 1. 8 エミッタ時間回路を付加した無安定マルチバイブレータ回路
- 1. 9 一つの電源で動作するよう設計したエミッタ時間回路付マルチバイブレータ回路
- 1.10 迅速なスイッチングとシャープな連続波形が得られる無安定マルチバイブレータ回路
- 1.11 簡単な無安定マルチバイブレータ回路の構成例
- 1.12 オン・オフ比が大きくとれるよう設計した無安定マルチバイブレータ回路
- 1.13 極めて直線性のよい三角波をつくる無安定マルチバイブレータ回路
- 1.14 大きなスペース対マーク比が得られるよう設計した無安定マルチバイブレータ回路

- 1.15 エミッタ結合広帯域無安定マルチバイブレータ回路
- 1.16 デューテイスイクル可変の定周波数無安定マルチバイブレータ回路
- 1.17 電源電圧安定化した超低周波無安定マルチバイブレータ回路
- 1.18 周波数安定性のよい方形波が得られるよう設計した無安定マルチバイブレータ回路
- 1.19 SCSを1個用い設計した簡単な無安定マルチバイブレータ回路
- 1.20 周波数可変形の無安定マルチバイブレータ回路
- 1.21 周波数可変範囲が広くとれる無安定マルチバイブレータ回路
- 1.22 始動の状態が一定になるよう設計した無安定マルチバイブレータ回路
- 1.23 ロジック回路でゲートするよう設計した無安定マルチバイブレータ回路
- 1.24 無安定マルチバイブレータを用いた12V電源ネオンランプ駆動回路
- 1.25 直接結合の三角波発生無安定マルチバイブレータ回路
- 1.26 周波数が10,000 : 1の範囲で可変になるよう設計した無安定マルチバイブレータ回路
- 1.27 簡単に確実に発振する無安定マルチバイブレータ回路
- 1.28 正確な対称方形波が得られるIC演算増幅器を用いた無安定マルチバイブレータ回路
- 1.29 リング発振による信頼性の高い無安定マルチバイブレータ回路
- 1.30 教育用に設計した無安定マルチバイブレータ回路
- 1.31 TTL回路に直接接続でき1~30Hzまで可変な無安定マルチバイブレータ回路
- 1.32 マーク時間、スペース時間が独立に変えられる無安定マルチバイブレータ回路
- 1.33 コレクタとベースを直接結合した無安定マルチバイブレータ回路
- 1.34 IC555を使用した無安定マルチバイブレータ回路

- 1.35 IC演算増幅器で構成した無安定マルチバイブレータ回路
- 1.36 論理ICゲートで構成した無安定マルチバイブレータ回路

2 単安定マルチバイブレータ回路設計例

- 2.1 回復時間が短くなるよう設計した単安定マルチバイブレータ回路
- 2.2 高いデューティサイクルで高安定に動作するよう設計した単安定マルチバイブレータ回路
- 2.3 100%に近いデューティサイクルが実現できるよう設計した単安定マルチバイブレータ回路
- 2.4 IC演算増幅器で構成した単安定マルチバイブレータ回路
- 2.5 広帯域化した単安定マルチバイブレータ回路
- 2.6 パルス幅を調整できるよう設計した2段単安定マルチバイブレータ回路
- 2.7 IC(RT μ L923)を付加し雑音に強くなるよう改善した単安定マルチバイブレータ回路
- 2.8 広いパルス幅がとれるよう設計した単安定マルチバイブレータ回路
- 2.9 周波数を $\frac{1}{12}$ まで分割できるよう設計した単安定マルチバイブレータ回路
- 2.10 広範囲に時定数可変の回路を用いた単安定マルチバイブレータ回路
- 2.11 NANDゲート3個で構成した単安定マルチバイブレータ回路
- 2.12 オフ時電流が不要になるよう設計した単安定マルチバイブレータ回路
- 2.13 高デューティサイクルの長いパルスが得られる単安定マルチバイブレータ回路
- 2.14 IC演算増幅器を用いた広帯域の単安定マルチバイブレータ回路
- 2.15 10秒までの安定なパルス幅をもつ単安定マルチバイブレータ回路
- 2.16 正または負パルスでトリができるように設計した単安定マルチバイブレータ回路
- 2.17 単安定マルチバイブレータのパルス幅を求めるノモグラフ

- 2.18 安定で遅延時間が長く負荷駆動能力の大きい単安定マルチバイブレータ回路
- 2.19 出力として50 nsのパルス幅が得られるよう設計した単安定マルチバイブレータ回路
- 2.20 1個のSCSを用い低繰返周波数が得られるよう設計した単安定マルチバイブレータ回路
- 2.21 60Hz雑音防止回路付きの単安定マルチバイブレータ回路
- 2.22 ICを用い時定数18秒が得られるよう設計した単安定マルチバイブレータ回路
- 2.23 IC演算増幅器を用い温度安定性がよい単安定マルチバイブレータ回路
- 2.24 入力の両方のエッジによってトリガされるよう設計した単安定マルチバイブレータ回路
- 2.25 FET電流源で直線性がよくなるよう設計した単安定マルチバイブレータ回路
- 2.26 4重2入力ゲート1個による簡単な単安定マルチバイブレータ回路
- 2.27 単安定マルチバイブレータ回路を用いてスイッチコンタクトのトランジェントをなくす方法
- 2.28 クロック信号の両エッジでトリガするよう設計した単安定マルチバイブレータ回路
- 2.29 雑音の影響を受けにくくなるよう設計した単安定マルチバイブレータ回路
- 2.30 遅延時間を長くデューティサイクルも大きくとれるよう設計した単安定マルチバイブレータ回路
- 2.31 DTLまたはTTLを用い大きなデューティサイクルが得られるよう設計した単安定マルチバイブレータ回路
- 2.32 エミッタホロワ出力の長周期単安定マルチバイブレータ回路
- 2.33 IC演算増幅器を用い遅延時間0.8~135 msが得られるよう設計した

単安定マルチバイブレータ回路

- 2.34 出力パルス幅をプログラムできるように設計した単安定マルチバイブレータ回路
- 2.35 論理入力から二極性出力を得るよう設計した単安定マルチバイブレータ回路
- 2.36 NANDゲート1個よりなる単安定マルチバイブレータ回路
- 2.37 FETとICの組合せによる長いパルス幅の得られる単安定マルチバイブレータ回路
- 2.38 可変デューティサイクルが得られるよう設計した単安定マルチバイブレータ回路
- 2.39 ドロップアウト時間を可変にできる簡単なリレー単安定マルチバイブレータ回路
- 2.40 IC NANDゲート1パッケージで構成できる単安定マルチバイブレータ回路
- 2.41 2入力4ゲートのTTL, DTLで構成する単安定マルチバイブレータ回路
- 2.42 パルスの前後縁でトリガされるよう設計した単安定マルチバイブレータ回路
- 2.43 回復時間が長くとれ調節できるように設計した単安定マルチバイブレータ回路
- 2.44 TTLコンパクトな出力波形を得る両方向性単安定マルチバイブレータ回路にヒステリシス特性をもたせる方法
- 2.45 シングルエンデッドで用いた場合の両方向性単安定マルチバイブレータ回路にヒステリシス特性をもたせる方法
- 2.46 ディフアレンシャルで用いた場合の両方向性単安定マルチバイブレータ回路にヒステリシス特性をもたせる方法
- 2.47 電流モード演算増幅器を用い設計した単安定マルチバイブレータ回路
- 2.48 電源に含まれる雑音に影響されにくいよう設計した単安定マルチバイ

ブレータ回路

- 2.49 広範囲にパルス幅を変えられるよう設計した単安定マルチバイブレータ回路
- 2.50 耐雑音特性のすぐれた単安定マルチバイブレータ回路の設計
- 2.51 車用タコメータとスピードメータ用に設計した単安定マルチバイブレータ回路
- 2.52 IC555を使用した単安定マルチバイブレータ回路
- 2.53 遅延時間をプログラムの的に変化できるように設計した単安定マルチバイブレータ回路
- 2.54 論理ICゲートを使用し設計した単安定マルチバイブレータ回路
- 2.55 論理ICゲートを使用した出力パルス幅を自由にえられる単安定マルチバイブレータ回路
- 2.56 入力パルスに依存しないトリガ点を持つよう設計した単安定マルチバイブレータ回路

3 双安定マルチバイブレータ回路設計例

- 3.1 可逆10進カウンタ用に設計した双安定マルチバイブレータ回路
- 3.2 DTLを用いた双安定マルチバイブレータ回路
- 3.3 μ L914を使った双安定マルチバイブレータ回路
- 3.4 MOSTを用いた双安定マルチバイブレータ回路
- 3.5 MOSTを用いたIC化のための双安定マルチバイブレータ回路

4 トンネルダイオード・マルチバイブレータ回路設計例

- 4.1 トンネルダイオードを用い速い繰返速度が得られるよう設計した単安定回路
- 4.2 トンネルダイオードを用い設計した高速単安定回路
- 4.3 ns領域で時間差→パルス幅変換器として使えるトンネルダイオード単安定回路

- 4. 4 計算機解析に都合のよいトンネルダイオード単安定回路
- 4. 5 トンネルダイオードを用いたマルチバイブレータ回路
- 4. 6 トンネルダイオード・マルチバイブレータの出力最大値
- 4. 7 トンネルダイオード・マルチバイブレータのパルス幅および回復時間
- 4. 8 トンネルダイオード単安定マルチバイブレータの等価回路

5 マルチバイブレータ回路改良設計例

- 5. 1 定電流源をもった双補形マルチバイブレータ回路
- 5. 2 同期後一定周期となるように設計したマルチバイブレータ回路
- 5. 3 ダイオードで温度補償を行なったマルチバイブレータ回路
- 5. 4 周波数範囲を広げるよう設計したマルチバイブレータ回路
- 5. 5 時定数を広範囲に変えられるよう設計したマルチバイブレータ回路
- 5. 6 SCSを用いた調整の容易なマルチバイブレータ回路
- 5. 7 マーク比をスイッチで変えるように設計したマルチバイブレータ回路
- 5. 8 低電圧動作でも周波数範囲が広くとれるよう設計したマルチバイブレータ回路
- 5. 9 IC, 容量, 抵抗からなる低価格マルチバイブレータ回路
- 5.10 1Hz から 1MHz の周波数範囲で動作可能に設計したマルチバイブレータ回路
- 5.11 IC タイマを用いたマルチバイブレータ回路
- 5.12 PCD (プラズマ結合素子) を応用して設計したマルチバイブレータ回路
- 5.13 単安定, 無安定マルチバイブレータに使用することができる IC
- 5.14 単安定と無安定の周期が等しい IC タイマのマルチバイブレータ回路

6 フリップフロップ回路設計例

- 6. 1 出力インピーダンスが一定になるよう設計したフリップフロップ回路
- 6. 2 2 ビットのデータ蓄積用に設計した IC フリップフロップ回路

- 6. 3 供給電源の時定数に無関係で速い初期設定が得られるよう設計したフリップフロップ回路
- 6. 4 電源電圧が正常値になった後まで抑制信号を出せるよう設計したフリップフロップ回路
- 6. 5 MNOS-FETを用い設計したフリップフロップ回路
- 6. 6 4重2入力NANDゲート1個で設計した簡単な toggle-mode フリップフロップ回路
- 6. 7 マイクロ波用トランジスタを用い設計したフリップフロップ回路
- 6. 8 外部雑音や負荷影響を防いだ双D形フリップフロップ回路
- 6. 9 フリップフロップを別個のパルスでセット，リセットする回路
- 6.10 2個の抵抗により雑音余裕が大きくなるよう設計したフリップフロップ回路
- 6.11 フェアチャイルド9923形フリップフロップ回路とその近似回路
- 6.12 3入力NANDゲートを使用しないプレジクタブルRSフリップフロップ回路
- 6.13 IC化に適するよう設計した安定度制御形フリップフロップ回路
- 6.14 電流差動増幅器(CDA)を用い設計したフリップフロップ回路
- 6.15 立上りでトリガするよう設計したRSフリップフロップ回路
- 6.16 転移時間が半減するよう設計したデュアルフリップフロップIC回路
- 6.17 TTLのJKフリップフロップを使ってパルス幅可変域が大きくとれるよう設計したマルチバイブレータ回路
- 6.18 2個のフリップフロップを用い設計したパルス分離回路

7 シュミットトリガ回路設計例

- 7. 1 シュミットトリガ回路のトリップ電圧 V_T の求め方
- 7. 2 シュミットトリガ回路の回復電圧 V_R の求め方
- 7. 3 シュミットトリガ回路の入力抵抗の求め方
- 7. 4 シュミットトリガ回路のヒステリシスを少なくする方法

- 7. 5 シュミットトリガ回路の設計手順
- 7. 6 コンデンサを除去し安価になるよう設計したシュミットトリガ回路
- 7. 7 デジタル IC を用いた安価なシュミットトリガ回路
- 7. 8 IC を利用し経済的に構成したシュミットトリガ回路
- 7. 9 μ L914 を用い設計したシュミットトリガ回路と論理回路
- 7.10 デュアル NAND IC を用い設計した安価なシュミットトリガ回路
- 7.11 消費電力の少ない MOSFET を用い設計したシュミットトリガ回路
- 7.12 出力オフセット電圧 0 V になるよう設計したコンプリメンタリシュミットトリガ回路
- 7.13 バックラッシュが生じないように設計したシュミットトリガ回路
- 7.14 雑音余裕特性を改善設計した 100MHz シュミットトリガ回路
- 7.15 バイアスにダイオードを用い設計したシュミットトリガ回路
- 7.16 IC 使用のシュミットトリガ回路 (レベル検出器, 正弦-方形波変換器)
- 7.17 2 個のダイオード整合に用いるとき便利なように設計した二重シュミットトリガ回路
- 7.18 モノリシック IC シュミットトリガ回路とその使用例
- 7.19 光起電セルを用いカードリーダー用に設計したシュミットトリガ回路
- 7.20 OCI を用いカードリーダー用に設計したシュミットトリガ回路
- 7.21 トリガ動作のレベル可変になるよう設計したシュミットトリガ回路
- 7.22 MOSFET を用い設計した高入力インピーダンスを特徴とするシュミットトリガ回路
- 7.23 シュミットトリガを応用して設計した入力信号の振幅により制御されたチャンネルセレクタ
- 7.24 ゼロヒステリシスと等しいマークスペース比を与えるよう設計したシュミットトリガ回路
- 7.25 インバータステージからなる電流モードシュミットトリガ回路
- 7.26 演算増幅器 1 個で構成した TTL, DTL を直接駆動できるシュミット

リガ回路

- 7.27 IC NANDゲート1パッケージで構成したシュミットトリガ回路
- 7.28 この回路を接続しても大した負荷とならないCMOS論理ICを用いた経済的なシュミットトリガ回路
- 7.29 演算増幅器を用いて設計した高性能で正確なスリューレートの大きいシュミットトリガ回路
- 7.30 電流モード演算増幅器を用いアナログーデジタルの境界で使えるよう設計したシュミットトリガ回路
- 7.31 3入力CMOS NANDゲートを用いて設計した広いヒステリシスのシュミットトリガ回路
- 7.32 CMOSゲートを用いて設計した高いしきい値を連続的に可変できるシュミットトリガ回路
- 7.33 ICタイマ(MC1455)を用いて構成した安価な汎用シュミットトリガ回路
- 7.34 ホトトランジスタ動作を安定にし、出力パルスがTTLレベルになるよう設計した赤外線シュミットトリガ回路
- 7.35 ICタイマを使用し入力周波数を変えずに入力信号を方形波に変えるよう設計したシュミットトリガ回路

8 弛張発振回路設計例

- 8. 1 プログラム可能なUJTを用いて発振周期を直線制御できるよう設計したPUT弛張発振回路
- 8. 2 UJT, SCR, ダイオードを用い設計した3種類の弛張発振回路
- 8. 3 4層ダイオードOuonicスイッチ, トンネルダイオードを用い設計した弛張発振回路
- 8. 4 弛張発振回路を広帯域化する方法
- 8. 5 弛張発振回路によりモールス信号発生器用に設計した繰返し駆動回路
- 8. 6 弛張発振回路をUJTを用いて設計する場合のパルス幅計算方法

9 ブロッキング発振回路設計例

- 9. 1 ブロッキング変圧器なしの設計を行なったブロッキング発振回路
- 9. 2 視神経シミュレーション用に設計した光によって応答するブロッキング発振回路
- 9. 3 光導電性ダイオードを使ったブロッキング発振回路の結合モデル
- 9. 4 デジタルに制御できるように設計したブロッキング発振回路

10 クリップパ回路設計例

- 10.1 ICを用い設計した正弦波クリップパ回路

11 リミッタ回路設計例

- 11.1 二つの定電流回路を用い設計したしきい値可変リミッタ回路
- 11.2 リミッタアンプの位相量を補償する方法
- 11.3 丸みの少ないクランプ波形をつくるよう設計した正確なIC化リミッタ回路
- 11.4 入力信号増幅器リミッタを用い光変調器を駆動するパルス整形回路

12 クランプ回路設計例

- 12.1 帰還とクランプを用い設計したコンパレータワンショット回路
- 12.2 ダイオードクランプ回路を用い設計した波形の振幅，周波数が可変の簡単な関数発生回路
- 12.3 トランジスタを用い簡単化を目的に設計した電圧クランプ回路
- 12.4 10 MHz までのタイミングで出力を基準電圧にロックするよう設計したFETクランプ回路
- 12.5 ランダムなパルスをクランプするため設計したDC リストアラー回路
- 12.6 クランプレベル可変に設計したトランジスタアレイ使用の温度補償DC復帰回路
- 12.7 傾斜波，方形波，パルスを発生するよう設計した関数発生回路

13 振幅弁別回路設計例

- 13.1 ICを使用し設計した雑音に強いパルス幅弁別回路

14 標本化回路設計例

- 14.1 A-D変換器，標本化保持回路較正用パルス発生回路
- 14.2 A-D変換器，標本化保持回路較正用の負の出力パルスを発生するパルス発生回路

15 ストローブ回路設計例

- 15.1 雑音に対して強いIC化設計したストローブパルス発生回路

16 ゲート回路設計例

- 16.1 最小ゲート幅30nsに設計した高速度リニアゲート回路
- 16.2 SCRを用い設計した同期ゲート回路
- 16.3 μ L914を用い設計したパルスマスクゲート回路
- 16.4 スイッチング雑音を生じないように設計した低レベル信号ゲート回路
- 16.5 振幅200mV,時間幅20nsの入力信号に感応するゲート回路
- 16.6 高レベルAC信号用に設計したアナログゲート回路
- 16.7 1個の排他的論理和ゲートで構成したパルス極性反転回路
- 16.8 高速論理回路用に設計したECL OR-NORゲート回路
- 16.9 大電力スイッチオフの保護回路に設計したトライアックゲート回路
- 16.10 CMOSを用いて設計した高入力インピーダンスNANDゲート回路

17 パルス微分，積分回路設計例

- 17.1 RCA社CA3008を用い設計した積分回路と微分回路
- 17.2 固体回路を用い設計したゲート積分回路
- 17.3 UJTとサイリスタを用い設計した積分回路リセットスイッチ
- 17.4 UJTを用いリセット点を安定化するように設計した積分リセット回路

- 17.5 DTLゲートだけで個別部品を用いずに設計したパルス微分回路
- 17.6 非常に簡単な方法でパルス列を積分する回路
- 17.7 電源を必要としないよう設計した放電回路付き積分回路
- 17.8 ごく狭い幅の出力が得られるよう設計したパルス微分回路
- 17.9 正帰還を有する簡単な増幅器を用い設計したミラー積分回路

18 ブートストラップ回路設計例

- 18.1 ブートストラップ積分回路を変形した直線性のよい掃引発振回路
- 18.2 直線性のよい掃引信号を発生するよう設計したブートストラップ回路

19 トンネルダイオード・パルス発生回路設計例

- 19.1 トンネルダイオードを伝送線路の途中に挿入したパルス再発生回路
- 19.2 トリガ入力に同期した負のパルスが得られるよう設計したトンネルダイオード・パルス発生回路
- 19.3 負のトリガ入力と同位相で所定の幅をもつ負のパルスが得られるよう設計したトンネルダイオード・パルス発生回路
- 19.4 負のトリガ入力と同位相で所定の幅をもつ正のパルスが得られるよう設計したトンネルダイオード・パルス発生回路
- 19.5 正のトリガ入力と同位相の負のパルスが得られるよう設計したトンネルダイオード・パルス発生回路
- 19.6 インヒビット機能をもつ ns レンジのトンネルダイオード・パルス発生回路(1)
- 19.7 インヒビット機能をもつ ns レンジのトンネルダイオード・パルス発生回路(2)
- 19.8 PCM伝送用に設計したトンネルダイオード単向性パルス発生回路
- 19.9 パルスの立上り、立下りに同期したパルスが得られるよう設計したトンネルダイオード・パルス発生回路
- 19.10 50 ns~10 μ s, mW級出力が得られるよう設計したトンネルダイオード

ド・パルス発生回路

20 バルク発振素子パルス発生回路設計例

- 20.1 アバランシエトランジスタを使用し設計したパルス発生回路
- 20.2 アバランシエトランジスタを用いたパルス幅可変に設計したパルス発生回路
- 20.3 ステップリカバリダイオードを用い設計したパルス発生回路(1)
- 20.4 ステップリカバリダイオードを用い設計したパルス発生回路(2)
- 20.5 アバランシエダイオードを用い設計したGHz レートの100Vパルス発生回路
- 20.6 アバランシエトランジスタを用い設計したパルス発生回路

21 UJTパルス発生回路設計例

- 21.1 UJTと磁気コアーを用いたパルス発生回路の利点
- 21.2 UJTと磁気コアーを用い設計した急峻なパルスの得られるパルス発生回路
- 21.3 UJTを用い設計した単安定パルス発生回路
- 21.4 M-S比および周波数を独立に変えられるよう設計したUJTパルス発生回路
- 21.5 ラッチフリップフロップとUJTを用い設計した波形発生回路
- 21.6 UJTを用い設計したのこぎり波発生回路
- 21.7 UJTとSCRを用い設計したのこぎり波発生回路
- 21.8 UJTの動作範囲が広がるよう設計したのこぎり波発生回路
- 21.9 SCRとUJTを用い設計した雑音に強い単安定回路
- 21.10 UJTにより安定化設計した長時間単安定マルチバイブレータ回路
- 21.11 UJTを用い設計した方形波可変周波数発振回路
- 21.12 UJTとICフリップフロップを用い設計した安定な方形波発生回路
- 21.13 UJTを用い設計した信頼性の高い方形波発生回路

21.14 UJTを用い設計した方形波発生回路

22 SCRパルス発生回路設計例

22.1 SCR 2本を用い同期回路用に設計したパルス発生回路

22.2 SCRを用いリングカウンタ用に設計したリセットパルス発生回路

22.3 トランスとホトSCRを用い設計した分離のよい生理学測定用パルス発生回路

23 ICパルス発生回路設計例

23.1 パルスの繰返周波数を倍にするよう設計したICパルス発生回路

23.2 3個のICを用いて設計したパルス幅、出力遅延可変のパルス発生回路

23.3 ICを用いて設計したカウンタ用基準パルス発生回路

23.4 正確なパルス列を発生するためICを用いて設計した単安定回路

23.5 IC 2個を用いて構成したパルス発生回路

23.6 パルス幅が一定で短いパルスを得るよう設計したパルス発生回路

23.7 4重2入力NORゲートを用いて設計したパルス発生回路

23.8 パルス幅が1~10 μ sの範囲の較正されたパルスが得られるよう設計したパルス発生回路

23.9 ICだけを用い設計したランダムビット発生回路

23.10 ICを用い設計したトリガパルスの遅延用としても使えるパルス発生回路

23.11 演算増幅ICを用い設計した1ms~1,000sのパルス発生回路

23.12 NANDを用いて設計した出力周波数とパルスのデューティが可変のパルス発生回路

23.13 シフトレジスタなどの試験に適するよう設計した定数パルス発生回路

23.14 電源をオンするとリセットパルスが出るよう設計したパルス発生回路

23.15 ICを用いた汎用パルス発生回路のフッタ部と出力部

23.16 ICを用いた汎用パルス発生回路の周波数微調回路部

- 23.17 SN7413 IC を用い設計した非常に簡単なパワリセットパルス発生回路
- 23.18 タイママイクロ回路 555 を用い設計した単安定パルス発生回路
- 23.19 タイママイクロ回路 555 を用い設計した無安定パルス発生回路
- 23.20 ラインレシーバ用 IC を用いて設計したパルス発生回路
- 23.21 ラインレシーバ用 IC を用いて設計したゲート付パルス発生回路
- 23.22 計算機，制御システム用に設計した外部起動によるバーストパルス発生回路
- 23.23 設定した時間内に所定のパルス数を発生するよう設計したプリセットパルス発生回路
- 23.24 高い周波数でプリセット可能なよう設計した IC パルス発生回路
- 23.25 IC 1 個を用い広い周波数範囲のパルス発生ができるよう設計した回路
- 23.26 電子音楽用に IC を使用し設計したパルス発生回路
- 23.27 IC タイマ 555 を使用し設計した広範囲パルス発生回路
- 23.28 論理 IC ゲートを用い設計した高周波パルス発生回路
- 23.29 論理 IC ゲートを使用し設計したパルス発生回路
- 23.30 デジタル時計用に設計した携帯用タイムベース回路

2 4 トリガパルス発生回路設計例

- 2 4.1 マルチバイブレータと UJT を用い設計した SCR 用トリガパルス発生回路
- 2 4.2 PUT を用い設計した簡単な SCR 用トリガパルス発生回路
- 2 4.3 SCR を用い設計したフラッシュチューブ用トリガパルス発生回路
- 2 4.4 雑音に強く誤動作しないよう設計したトリガパルス発生回路
- 2 4.5 ロジック回路用のトリガパルス発生回路
- 2 4.6 ロジック回路が誤動作しないよう設計したトリガパルス発生回路
- 2 4.7 周波数可変，位相可変に設計した低周波トリガパルス発生回路
- 2 4.8 スイッチを閉じるときにトリガするよう設計したトリガパルス発生回路

路

- 24.9 ステップ関数によってトリガするよう設計したトリガパルス発生回路
- 24.10 スイッチを閉じることによって一定の出力パルスを出すよう設計したトリガパルス発生回路
- 24.11 コンデンサを1個も用いず設計したトリガパルス発生回路
- 24.12 ホトマルチプライアを用い設計したX線用のトリガパルス発生回路
- 24.13 フリップフロップカウンタのトリガ用に設計したトリガパルス発生回路
- 24.14 関数発生回路のトリガ用に設計したトリガパルス発生回路
- 24.15 アナログ電圧を入力とする回路用に設計したトリガパルス発生回路
- 24.16 単一電源で動作するよう設計した論理レベルトリガパルス発生回路
- 24.17 抵抗とコンデンサを用い両エッジトリガ用に設計したトリガパルス発生回路

25 単発パルス発生回路設計例

- 25.1 フリップフロップICを用い設計した単発パルス発生回路
- 25.2 デューティ98%まで可能に設計した単発パルス発生回路
- 25.3 単安定リレー回路用に設計した単発パルス発生回路
- 25.4 デジタルシステムの診断および修理に便利な単発パルス発生回路
- 25.5 トリガを加えてからパルスが生じるまで1~30秒になるよう設計した単発パルス発生回路
- 25.6 スイッチを押すと一つのパルスを発生するよう設計したDTLロジックパルサ, RTLロジックパルサ
- 25.7 スイッチのチャタリングの影響を受けないよう設計した6Vの単一パルス発生回路
- 25.8 μ sから時間オーダの遅延時間をもつよう設計した単発パルス発生回路
- 25.9 パルス幅をプログラムできるよう設計したIC化単発パルス発生回路

2.6 ダブルパルス発生回路設計例

- 2.6.1 周波数可変，位相可変に設計した低周波ダブルパルス発生回路
- 2.6.2 4層ダイオードを用い設計したダブルパルス発生回路
- 2.6.3 1個のIC(MC789P)により設計した4パルス連続発生回路

2.7 高速パルス発生回路設計例

- 2.7.1 トランジスタのステップ復帰動作を利用し設計した高速パルス発生回路
- 2.7.2 ポップダイオードを用い設計したnsパルス発生回路
- 2.7.3 GaAsバルクを用い設計したサブnsパルス発生回路
- 2.7.4 立上りの速いSCRを用い設計した50ns高速パルス発生回路
- 2.7.5 ソニック変換器用に設計したnsパルス発生回路
- 2.7.6 パルス幅約20nsに設計したチャージパルス発生回路
- 2.7.7 立上り，立下り時間1nsに設計した超高速パルス発生回路
- 2.7.8 アバランシェトランジスタを用い設計したnsパルス発生回路
- 2.7.9 二つのステップリカバリダイオードを用い設計したサブnsパルス発生回路

2.8 大電力パルス発生回路設計例

- 2.8.1 1個のSCRにより設計した両極性のパルス発生回路
- 2.8.2 簡単な構成で設計した高速大電流パルス発生回路
- 2.8.3 PUTを用い設計した大電力パルス発生回路
- 2.8.4 PUTを用い設計した定電流駆動用の大電力パルス発生回路
- 2.8.5 PUTを用い定電流出力が得られるよう設計した大電力パルス発生回路
- 2.8.6 キセノンアーク駆動用に設計した35V，180Aのパルス発生回路
- 2.8.7 直列接続のSCRにより設計した高圧大電流パルス発生回路
- 2.8.8 振幅，パルス幅，デューティ比を変えられるよう設計した大電流パルス発生回路

28.9 振幅，パルス幅，デューティ比可変に設計した大電流パルス発生回路の制御回路

28.10 トランジスタを用い設計した10MHz大出力パルス発生回路

29 立上りの速いパルス発生回路設計例

29.1 アバランシェトランジスタを用い設計した立下りの速いパルス発生回路

29.2 トンネルダイオードとトランジスタで設計した立上りの速いパルスの得られるPPM回路

29.3 立上りが速くデューティが小さくなるよう設計したパルス発生回路

29.4 立上り，立下り時間10ns以下に設計した単発パルス発生回路

29.5 立上り時間50ns以下になるよう設計した単安定マルチバイブレータ回路

30 プログラムパルス発生回路設計例

30.1 プログラムされた波形を発生するよう設計したパルス発生回路

30.2 オールIC化設計したプログラムパルス発生回路

30.3 計算機制御ができるよう設計したパルス発生回路

30.4 NMR用に設計したプログラマブルデジタルパルス発生回路

30.5 NMR用に設計したプログラマブルデジタルパルス発生回路のカウンタ部

30.6 プログラム可能に設計したパルスディストリビュータ回路

30.7 プログラマブルに設計したパルスエッジセクタ回路

30.8 タイマ/カウンタチップを用い設計したプログラム周波数発生回路

31 特殊パルス発生回路設計例

31.1 長時間周期の長いパルス幅が容易に得られるよう設計した自走パルス発生回路

- 3 1.2 電源および温度変動の影響を受けないよう設計したパルス発生回路
- 3 1.3 ボタンにより手動起動するよう設計したパルス発生回路
- 3 1.4 温度 -55°C $\sim +100^{\circ}\text{C}$ で安定動作するよう設計したパルス発生回路
- 3 1.5 簡単なゲートにより設計した位相固定パルス列の発生回路
- 3 1.6 立上りに同期するよう設計したパルス発生回路
- 3 1.7 両極性パルスが得られるよう設計したマルチバイブレータ回路
- 3 1.8 雑音余裕測定用に設計した過渡パルス発生回路
- 3 1.9 TTLゲートを用い設計した低コストの edger 回路
- 3 1.10 ZnS/NdF_3 /EL素子励起用に設計したパルス発生回路
- 3 1.11 パルス発生間隔をランダムになるよう設計したパルス発生回路
- 3 1.12 ツェナダイオードを用い設計した対称パルス発生回路
- 3 1.13 磁氣的に結合した低周波 1.5V で動作するよう設計したパルス発生回路
- 3 1.14 同期位相の変調パルスによって変調するよう設計した RF 信号変調回路
- 3 1.15 低消費電力となるよう設計した電池式高圧パルス発生回路
- 3 1.16 発光ダイオード用に設計した簡単で安価なパルス発生回路
- 3 1.17 ダイオードで τ を大きくとれるよう設計した磁気パルス発生回路
- 3 1.18 高入力インピーダンスの直流増幅器用に設計したパルス発生回路
- 3 1.19 演算増幅器 IC を用い設計した電子的キーヤ回路
- 3 1.20 デジタル回路を試験するため設計した低速パルス発生回路
- 3 1.21 回路の簡単化を目的に設計した擬似ランダムパルス発生回路
- 3 1.22 電源がターンオンする間フリップフロップで禁止パルスを発生する回路
- 3 1.23 20MHz, 16V の出力が得られるよう設計したパルス速度発生回路
- 3 1.24 小容量のタイミングコンデンサを用い周波数 0.3Hz が得られるよう設計した広帯域パルス発生回路